Appl. No. 10/697,257

Doc. Ref.: AO7



許 … 頭 13

8#49# 7# 17B

特許庁長官 取 発明の名称

ディジタル計算機

発 明 者

東京都因分析市東京が到1丁目 280 否也 株式会社 自立製作所中央研究所內

学。金 簽 奇

特許出願人

pr e 東京都千代田区丸の内一丁目5番1号 t pr (SM) pt 丈会社 B 立 製 作 所

化 瓔 人

京京都千代田区丸の内一丁目5番1号 東京会社 日 立 製 作 所 内 電景東京 270-2111 (大代説)

· · · (7137) 弁理士 符 田 利 卷《》

19 日本国特許庁

公開特許公報

①特開昭 51-10746

④公開日 昭51. (1976) 1.28

②特願昭 リアータノノック

②出願日 昭49. (1974) 7.17

審査請求 未請求

· 請求 (全**4**頁)

庁内整理番号 パメューナル

6453 56.

130日本分類

7701F2 7701E1 7701H1 7201F7

49. 7

1 Int. C12.

906F 7/00 906F 7/00 906F 15/16

明 細 有

発明の名称 デイジタル計算機

特許請求の範囲

命令後を処理するデイジタル計算機において、 命令語の演算を実行する命令実行ユニットが複数 関わり、それらが各々別々に命令語の処理可能と した時、各々の命令実行ユニットにおける演算結 果を命令語の順序どおりに処理するため、それら の演算結果を貯えておくキューレジスタと命令語 を順序とおり処理するための演算実行管理テープ ルとそれらのレジスタとテーブルを制御する順次 実行制御装置を具備することを特徴とするデイジ タル計算機。

発明の詳細を説明

本発明は、命令語を処理するデイジタル計算機 に関するものである。

一般にディジタル計算機の核成は第1図のよう になつている。第1図にかいて1は主記憶装置、 2は命令制御ユニット、3は記憶装置制御ユニット、4は命令実行ユニットである。本発明はこれ らの内、4に関するものである。

従来、命令語を高速に処理する方式として、パイプライン制御方式が知られている。この方式は 命令の各実行政階を、別々の論理装置(ユニット) に分担させ一種の流れ作業を実施している。しか し、命令語の種類が扱つかあり、それらの命令語 の処理時間は一定ではない。そのため、パイプラ イン制御方式のメリットがそこなわれることが多 多ある。

·特丽 叱51-10746(2)

場合がある(命令語により処理時間が一定でないため)。ところが、ここで命令語の処理の終了とは、汎用レジスタや、浮動小数点レジスタ、記憶装置への容込みが終了した時点でのことである。そこで、本発明はこれらのレジスタや、記憶装置に容込む以前の処理(演算毎等での演算処理)が終了した時点で、その結果を一時貯えてかくことにより、最後の替込み処理だけは、命令語の並んでいる原番通りに行なかりとするものである。

以下、図面により詳細に説明する。

第3 図は、本発明を適用した場合の命令実行ユニットのプロックダイアグラムである。 この図において、5、6、7 は命令の演算を実行する装置 (加算器、シフタ、乗算器、除算器等)である。 この図は例として3つの演算装置 (5、6、7)がある場合であるが、一般的には複数個である。5、6、7で演算実行が終了した時点で結果をキューレジスタ8 に移す。 キューレジスタ8 に移す。 キューレジスタ8 に移す。 キューレジスタ8 に移す。 キューレジスタ8 に移す。 キューレジスタ8 に移す。 まは11で指定されたキューレジスタ番号

即の中のうち、該当するキューレジスタ番号を選択してそれに対応する連続番号(連続番号表示子)と該算が完了したか否かを示す演算完了表示とい場合は、1°、していない場合は、0°)とちまたは6または7で演算された結果の入いるレジスタ(演算結果レジスタ)より、また11は、連続番号(1~n:nは固定値)とその連続番号で示されるキューレジスタ番号の内容が有効か否かを示す有効ビントと、キューレジスタ番号よりなる。第2回では、8、11の内容の一例を示してある。のうちQ。と表示されたものの連続番号がとりこまれている。また、連続番号1だけは演算が終りてし、演算結果レジスタとなった。

第3図において、命令制御ユニント2より実行すべき命令をどこの演算装置で実行させるかを示す番号(つまり、キューレジスタ番号と等しいもの)がL1を通して、11にセントされる。11の中でとこへセントするかは、L2の指示により

(つまり有効ピット)連続番号記憶レジスタ15 (第4図)の内容より大きい数字で最初に有効と' ットが゜0゜のととろを探し出して、そとにヰユ ーレジスタ番号をセットすると同時化その有効ビ ットも 1 1 化する。110内容は、 L5, L21, L22を通して、原次実行制御裝置10に送られ て、8の統出し、11の更新の制御をする。5、 6、7の演算結果はL12、L14、L16を通 して8に送られる。その際L11、L13、L15 を 1 とする。8 の中のどこにセットするかは Lgの制御による。L9のキューレジスタ番号と、 連続番号の制御により8にセットする。L6、 L7、L8の状態をみて10で制御を行なつて L10の制御により、L17、L18、L19の うち 1 本を選択してL20を通して、汎用レジス タ、浮動小数点レジスタ、記憶装置書込みレジス 'タ特(9)にセントする。 '

第4 図は、順次実行制御装置 1 0 の詳細図である。 この図を使つて 1 0 の役割を説明する。 この図において、 1 2 、 1 3 、 1 4 、 18 、 19 、 ~20、22、23はアンドダート、21はオアダ ート、15 は連続番号記憶レジスタ、16 は15 の内容を更新(+1)する回路、17は遅延線で ある。L21、L22を通じて、連続番号、有効 ピットが送られ、12でアンドが成立した時L23 ·がオンとなり、LISを通してキユーレジスタ番号 が送られ、13によりアンドが成立した時、L9 がオンとなる。一方、14によりL9、L21、 L27のアンドがとれた時L10がオンとなり、 8より読出しを行なう。その際、22、23によ り、連続番号(16により更新された値を15よ り銃出す)とキユーレジスタ番号をL3、L4を 通して、11に送る。また14のアンドが成立し ない時は、L10はオフとなり1.6炬起助をかけ ないでおく。またその時は、L28がオンとなり 17により1サイグル遅らせて、L29をオンと することにより12の制御を行なり。また一方、 L6、L2、L8はL5により制御して、18、 19.20のうち1つのアンド条件が成立して、

L24、L25、L26の内1つがオンとなり、

2 1 を通して D 2 7 が 制御される。 これは、 演算 が終了しているか否かをチェックするためのもの である。


とのような装置を具備することにより、複数個の命令実行ユニットをもつ計算機にむいて、演算 結果を独立に順次処理することにより、命令語の 高速処理が期待される。


図面の簡単な説明

第1図は、一般的なディジタル計算機の構成、第2図は、本発明に特徴的なキューレジスタと演算実行管理テーブルのフォーマットを示す図、第3図は、本発明を適用した場合の命令実行ユニットのプロックダイアグラム、第4図は本発明に特徴的な順次実行制御装置の図である。

1;主記憶装置、2;命令制御ユニット、3; 記憶装置制御ユニット、4;命令実行ユニット、 8;中ユーレジスタ、11;演算実行管理テープ ル、10;顧次実行制御装置

代理人 弁理士 器田利幸





在 東京都国分析市東於夕茲 1 丁目 280 番地株式会社 自立 製作所 中央研究所内 智 边 管

and with the electric car be the training of the world and the electric and proceeding by the energies

Kokai No.: S51-10746

Publication date: January 28, 1976

Application No.: S49-81109

Application date: July 17, 1974

Inventor: Shimoi Kenji

Applicant: Central Research Laboratory, Hitachi Ltd.

Specification

[Title of the Invention]

Digital Computer

[Claims]

In a digital computer which processes instruction word, a digital computer comprises;

plural of instruction execution units to execute computing of instruction word,

when each of plural of instruction execution units can execute an instruction word respectively,

a queue register for storing computing results for processing a computing result at each instruction execution unit in an instruction words order,

a computing execution control table to process instruction words in the order, a sequential execution control device for controlling the table and the register.

[Detailed description of the Invention]

The present invention is related to a digital computer to process an instruction word.

Generally, a structure of digital computer is as shown in Fig.1. In Fig.1, numeral 1 denotes a main memory, numeral 2 denotes an instruction control unit, numeral 3 denotes a memory device control unit, and numeral 4 denotes an instruction execution unit. The present invention is related to the instruction execution unit denoted by numeral 4.

In the past, a pipe-line control method has been known as a method to process an instruction words at a high speed. In this method, each execution step of an instruction is assigned to different logical units to perform a kind of assembly-line. However, there are several types of instruction word, and processing time of each instruction word is different from each other. Then, merits of the pipe-line control method are often reduced.

Consequently, in the instruction control unit, sequential instruction words are decoded with estimating a processing time of a decoded instruction word, and when the control is shifted to the instruction execution unit, an instruction word is sent to the most appropriate instruction unit for the instruction word. As that is out of the scope of the present invention, explanation is omitted. As mentioned above, this is a method to speed up processing of instruction words with placing plural of instruction execution units. However, as instruction words should be executed in a order of arrangement, when this method is applied, processing of an instruction word decoded later is sometimes completed before processing of an instruction word decoded earlier (as a processing time varies according to an instruction word). Wherein, completing of processing of an instruction words means completing of writing in a general register, a floating point register and a storage device. Then, the present invention performs the last writing process in the order of arrangement of instruction words with storing results temporally when a process before the writing process (computing with a computing unit and so on) is completed.

Hereinafter, the present invention is explained in detail with drawings.

Fig.3 is a block diagram of an instruction execution unit to which the present invention is applied. In the figure, numerals 5, 6, 7 denote devices executing computing of instructions (an accumulator, a shifter, a multiplier, a divider and so on). Though this drawing shows a case of three computing units, generally plural of computing units are placed. When execution of computing is completed at 5, 6, 7, results are sent to a queue register 8. A format of queue register 8 and a computing execution control table 11 is shown in Fig.2. A part denoted by numeral 8 includes a sequential number (sequential number displayer) corresponding to a selected queue register number among a group of queue register numbers set by 11, a computing completion bit (when computing has been completed "1", when computing has not been completed "0"), and a register (computing result register) to store a result computed by 5, 6 or 7, a part denoted by numeral 11 includes a sequential number (1 to n: n is a fixed value), a valid bit to indicate whether contents of

a queue register number are valid, and a queue register number. Fig. 2 shows an example of contents of 8 and 11. That is, a sequential number of a queue register number only displayed as Q2 among queue register numbers of 11 is taken into 8. And also, it is shown that computing of only sequential number 1 has been completed and a result is set into the computing result register. In Fig.3, a number to indicate what computing unit executes an instruction to be executed (that is, an equivalent number to the queue register number) is set by an instruction control unit 2 to 11 through L_1 . Among 11, the place where the number to be set to is decided in a manner that a place having larger value than contents of the sequential number storing register 15 (Fig.4) and the first valid bit is "0" is found according to the instruction of L₂ (that is, a valid bit), and the queue register number is set to there and the valid bit is also set to "1". The contents of 11 are sent to the sequential execution control device 10 through L_5 , L_{21} , and L_{22} to read out 8 and to control updating of 11. Computing results of 5, 6, and 7 are sent to 8 through L₁₂, L₁₄, and L₁₆. At that time, L₁₁, L₁₃, and L₁₅ are set to "1" respectively. Where to be set among 8 is controlled by L₉. Setting to 8 is performed according to a queue register number of L₉ and controlling of the sequential number. Controlling is performed at 10 according to states of L₆, L₇, and L₈, and one of L_{17} , L_{18} , L_{19} is selected with controlling of L_{10} , then setting is performed on a general register, a floating point register and a storage writing register and so on (9) through L_{20} .

Fig.4 is a detailed drawing of the sequential execution control device 10. The role of 10 is explained with Fig.4.

In this figure, numerals 12, 13, 14, 18, 19, 20, 22, and 23 denote an AND gate respectively, 21 denotes an OR gate, 15 denotes a sequential number storage register, 16 denotes a circuit to update (+1) contents of 15, and 17 denotes a delay line. The sequential number and the valid bit are sent through L₂₁ and L₂₂, and when AND is effected at 12, L₂₃ becomes to be ON, and the queue register number is sent through L₅, and when AND is effected at 13, L₉ becomes to be ON. On the other hand, when AND among L₉, L₂₁, and L₂₇ is effected at 14, L₁₀ becomes to be ON, 8 performs reading. At that time, the sequential number (reading out an updated value by 16 from 15) and the queue register number are sent from 22 and 23 to 11 through L₃ and L₄. When AND is not effected at 14, L₁₀ becomes to be OFF for not starting 16. At that time, L₂₈ becomes to be ON, and L₂₉ is turned to ON delaying one

cycle from 17 for controlling 12. On the other hand, L_6 , L_7 , and L_8 are controlled with L_5 , an AND condition for one of 18, 19, and 20 is effected, one of L_{24} , L_{35} , and L_{26} becomes to be ON, and L_{27} is controlled through 21. This is for checking whether computing has been completed.

By placing a device above mentioned, in a computer having plural of instruction execution units, high speed processing of instruction words is expected with processing computing results independently and sequentially.

Brief Description of the Drawings

Fig. 1 shows a structure of general digital computer.

Fig.2 is a drawing to show a format of a queue register and a computing execution control table-according to the present invention.

Fig.3 is a block diagram of an instruction execution unit according to the present invention.

Fig.4 shows a sequential execution control device according to the present invention.

- 1: main memory device
- 2: instruction control unit
- 3: memory device control unit
- 4: instruction execution unit
- 8: queue register
- 11: computing execution control table
- 10: sequential execution control device

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потигр.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.